又是苹果先用？台积电第二代3nm工艺确认：芯片已经流片

10月26日，Alphawave公司表示，其已经流片了业界首批使用台积电第二代3nm制造技术的芯片之一，并成功通过了所有必要的测试，该芯片将于本周晚些时候在台积电的OIP论坛上展示。

首款采用台积电第二代3nm工艺打造的芯片，是Alphawave IP ZeusCORE100 1-112Gbps NRZ/PAM4串行器-解串器，支持未来几年将要流行普及的多种标准，其中包括800G以太网、OIF 112G-CEO、PCle 6.0和CXL3.0。这种芯片在高速数据传输领域十分常见，是高速数据传输的接口电路，数据中心经常会用到这一芯片。

台积电计划在未来2-3年推出多达五种3nm级别的工艺技术，第一代3nm工艺预计会被大客户苹果用于少数芯片设计，而第二代N3E则更加成熟，意味着可以实现大规模量产，而且拥有更高性能与更低功耗。

据小雷了解，N3E的应用范围将会比N3更大，但大规模量产还得等到2023年中期或2023年第三季度，大概在台积电N3大规模量产的一年后。此后，台积电还会再增加三个3nm节点，比如面向性能的N3P、用于更高晶体管密度的N3S，以及用于微处理器等产品的N3X。

在3nm这个工艺节点上，台积电确实要比三星慢了一点，后者利用GAA FET实现“弯道超车”，率先量产，而前者依旧打磨Fin FET工艺。但三星的3nm量产进度并没有那么理想，目前还做不到大规模量产，而且良品率也低得可怜。小雷认为，在这种情况下，稳扎稳打的台积电还是有机会跟上三星的。

现在晶圆制造工艺越来越精密，所以每向前跨越一个节点，所需要的时间都比此前的工艺更长，3nm作为下一个技术节点，应用时间还会更长。而我们短期内也不会看到大量的3nm芯片上市，这一切都要等晶圆代工做好量产准备，芯片设计方案到位才行。